職業能力開発総合大学校は厚生労働省が所管する大学校です

  • TOP
  • 職業訓練指導員をめざす方
  • 指導員の方
  • 受験生の方 総合課程
  • 在校生の方
  • 卒業生の方
  • 企業の方

English

  • 大学校案内
  • 課程・専攻・学科等
  • 学生生活
  • 社会貢献

職業大トップ  >  大学校案内  >  教員紹介  >  教員詳細

大学校案内

教員詳細

基盤ものづくり系/情報処理
(2015.7.22現在)

准教授

堀田忠義 horita tadayoshi

▼学位

博士(工学) 岩手大学,2000
工学修士(山口大学),1995

▼学歴

岩手大学に論文提出により博士(工学)の学位を取得,2000

山口大学大学院工学研究科博士前期課程修了,1995

山口大学工学部電子工学科卒業,1993

▼メールアドレス

horita●uitec.ac.jp

※●は@に変えてください

▼専門分野

情報工学

■ユニット研究と教員研究の関連性

本ユニットで推進する計算機応用技術分野の研究のうち、特にGPGPUや3Dゲームエンジンを利用した教材開発部分を担当


■私の教育方針

レスポンスアナライザー(リモコンスイッチのようなもの)と、それにリンクしたパワーポイント教材を使用するなどして、教員と受講学生間で出来る限りの双方向な授業展開を目指しております。


■主な研究実績等

1)主要論文
  1.学術論文等
    T. Horita and I. Takanami and M. Akiba and M. Terauchi and T. Kanno,
An FPGA-based multiple-weight-and-neuron-fault tolerant digital multilayer perceptron (full version),
Trans. on Computational Science XXV, LNCS 9030, pp.148-171, Springer, Apr 2015

T. Horita and I. Takanami and K. Nishimura, Multilayer perceptrons which are tolerant to multiple faults and learnings to realize them,
Trans. on Computational Science XXII, LNCS 8360, pp.42-63, Springer, Feb 2014

T. Horita and M. Akiba and M. Terauchi and T. Kanno,
A consideration of the achievement of productive level parallel programming skills, World Academy of Science, Engineering and Technology, International Science Index 82, 7(10), pp.419-422, Nov 2013

T. Horita and I. Takanami,
An FPGA-based multiple-weight-and-neuron-fault tolerant digital multilayer perceptron, Neurocomputing, Vol.99, pp.570-574, Elsevier, Jan
2013

T. Horita and I. Takanami, An FPGA-based fault-tolerant 2D systolic array for matrix multiplications, Trans. on Computational Science XIII, LNCS 6750, pp.108-124, Springer, Aug 2011

T. Horita and K. Kitano and K. Teramoto, A computer cluster for tests of parallel environments including operating systems, Advances in Computer Science and Engineering,
Vol.4, No.2, pp.135-144,
Pushpa Publishing House, May, 2010

T. Horita and T. Yamashita and I. Takanami, A reliability analysis for various fault-tolerant 2D processor arrays using 1.5-track switches, Advances in Computer Science and Engineering, Vol.2, No.3, pp.243-266, Pushpa Publishing House, Nov, 2008

T. Horita and I. Takanami, The total system reliabilities for fault-tolerant self-reconfigurable array systems, Advances in Computer Science and Engineering, Vol.2, No.2, pp.165-187, Pushpa Publishing House, Jul 2008

T. Horita and I. Takanami and M. Mori, Learning algorithms which make multilayer neural networks multiple-weight-and-neuron-fault tolerant, IEICE Trans. Inf. & Syst., Vol.E91-D, No.4, pp.1168--1175, Apr 2008

T. Horita and Y. Katou and I. Takanami, An analysis for fault-tolerant 3D processor arrays using 1.5-track switches, IEICE Trans. Fundamentals, Vol.E91-A, No.2, pp.623-632, Feb 2008
  2.本校論文
    T.Horita and I. Takanami, The Total System Reliabilities for Fault-Tolerant Self-Reconfigurable Array Systems, 職業能力開発総合大学校紀要37号A, pp.99−108, 2008/03

堀田忠義,寺崎弘倫, 汎化能力を持つ文字認識回路試作, 職業能力開発総合大学校紀要35号A, pp.57−63, 2006/03
  3.学会発表・講演等
    堀田忠義,秋葉将和,寺内美奈, 3Dゲームエンジンを使用したCプログラミング教育, 職業大フォーラム講演論文集, pp.126-127, 2014

T. Horita and I. Takanami and M. Akiba and M. Terauchi and T. Kanno, A GPGPU-based acceleration of fault-tolerant MLP learnings, Proc. IEEE 8th Int’l Symp. on Embedded Multicore/Many-core Systems-on-Chip, pp.245-252, 2014

2)著書
 
3)受賞
  情報処理学会東北支部奨励賞, 1996
情報処理学会東北支部奨励賞, 2000
4)特許(知的財産権)
 
5)開発教材
  3Dゲームエンジンを利用したCプログラミング教材, 2014
6)資格
 

■活動

1)学会活動
  (社)電子情報通信学会 会員 1993-
電子情報通信学会 スマートインフォメディアシステム研究専門委員会 委員 2010-2016
2)職業能力開発
  若年者ものづくり競技大会競技委員(「ITネットワークシステム管理」職種) 2011-

■現在の研究・技術開発テーマ等

GPGPUを利用した耐故障化ニューラル学習の高速化


■受託研究・共同開発テーマ


■科研費採択課題


■メッセージ

受験生および学生の皆様へ:本校のカリキュラムは他大学とくらべてゆるくありませんが、それだけ身について社会に出たときに困りませんので、是非本気で本校の勉学を頑張って下さい。